秘伝のＰＬＬ設計テクニック編
発行されているＰＬＬ設計の参考書は本当に少なく、また理論的な説明に偏りすぎて電子工作をする立場からみると困ってしまいます。もっと設計に関するテクニック的な情報を公開してほしいものです。そこで、少しタイトルが大げさすぎていますが、秘伝のＰＬＬ設計テクニックと題して、ＰＬＬの設計に関するノウハウを掲載していきたいと思います。
現在、ＰＬＬ回路の大半は、すでにＬＳＩとして１チップ化されていますので、ここでは、ループフィルタに関する設計について解説します。構成上ループフィルタは単なる平滑回路なのですが、ＰＬＬ全体の性能に大きく影響を与えるため重要です。
ＰＬＬの基本動作
まずＰＬＬの設計に入る前に、ＰＬＬの基本動作について把握しておきましょう。
図１はＰＬＬの解析のための基本的なブロックダイアグラムです。簡単化のため分周器は省略します。入力信号ｆｓは、水晶発振器のような正確な基準信号とします。ＶＣＯをこの周波数ｆｓに精密に合わせるとき、まず位相比較器に２つの信号（ＶＣＯからの出力信号ｆｏと基準信号ｆｓ）が加えられます。その２者の差の分だけ、つまり誤差信号が出力されます。その後ループフィルタを通って、補正値としてＶＣＯに加えられます。ＶＣＯは補正値によって基準信号に近づくように周波数が制御されます。この動作が少しずつ繰り返されて、最終的にＶＣＯは基準信号に正確に合います。（ロックするという。）そして、ロック中でも何らかの原因でＶＣＯが落ち着かなくなっても、再び合うように動作を続けます。これがＰＬＬです。ＰＬＬは「周波数的なＮＦＢ（負帰還）回路」なのです。
 |
| 図１． ＰＬＬの解析 |
ＰＬＬのロックの過程が早かったり遅かったり、また補正する途中で行き過ぎたりします。これらの一連の動作はループフィルタ定数が大きく作用します。このほかに位相比較器の入力感度（位相変換器の変換利得、変換感度ともいうべきか）や、ＶＣＯがある定量の電圧によって、どのくらい周波数が動くか（ＶＣＯの変換利得、やはり感度になる）が関係します。このことを、もう少し詳しく解説しましょう。
ループの応答性
図２に、ラグフィルタ及びラグリードフィルタを使用したときのＰＬＬループのインディシャル応答特性を示します。インディシャル応答とは、ｔ＝０のとき、入力が０から１までステップ的な変化をしたとき、出力がその後どのように変化するかを示した特性です。インディシャル応答のことをステップ応答とも言います。図２のインディシャル応答特性は、縦軸は正規化出力周波数θo（ｔ）、横軸はωn・ｔ になっています。ｔ はロックアップ・タイムといって、周波数差が０になるまでの時間。すなわちＰＬＬの応答速度でアクイジション・タイムとも言います。
ωn・ｔ に対する出力応答は、細かい振動をしながら安定することを意味しています。どの時点を安定と見るかは、θo（ｔ）が１〜１．０５以内であれば差し支えないことが実験によって確かめられています。図中に「ζ」（ジータと読む）とありますが、これは制動係数（別名：ダンピングファクタ）を示しています。また、ζは通常０．３以上であればよいのですが、ζ＝０．７程度に選ぶことが多いのです。
これらの特性は、たとえば受信機の選局にＰＬＬを用いたとき、周波数選局のたびにこの特性が現われます。アナログ選局はジワーッと周波数が動きますが、ＰＬＬの場合はマイコンによる設定で、いきなり指定周波数に入りますから、ダンピングファクタが小さいと選局のたびに周波数の振動が起こるのです。逆にダンピングファクタが大きいと、なかなか安定しません。この特性を改善したのがラグリードフィルタで、ダンピングファクタが大きい程、安定する時間が短くなります。
ＰＬＬループの収束性は、ラグリードフィルタの方が優れています。ラグフィルタより、ラグリードフィルタを使うことをお勧めします。
 |
|
 |
| （ａ）ラグフィルタ使用 |
|
（ｂ）ラグリードフィルタ使用 |
| 図２． 各種フィルタのＰＬＬループのインディシャル応答 |
ループフィルタの定数決定法
ループフィルタの定数決定にあたって、理論値を目安にすると、その系における最適な状態を求めることができます。数式は、ラプラス変換による伝達関数ですが、冒頭でも述べたようにあまりにも理論的な説明に偏りすぎていますので、電子工作をする立場からみると、途中の式の導びき出し方をこと細かく説明していくより、設計に必要な情報を掲載し、応用面を重視した方が良いと感じます。
ここでは、ラグリードフィルタを使用しますので、部品はＲ１，Ｒ２、Ｃの３つになります。
設計に必要な計算式を下記に示します。
ここで、
Ｋφ（位相比較器の利得），Ｋｖ（ＶＣＯの変換利得），ωn（自然角周波数），ζ（ダンピングファクタ）Ｍ（プリスケーラの分周値），Ｎ（プログラマブル・カウンタ設定値）
を決めれば、Ｒ１、Ｒ２、Ｃを求めることができます。それでは、計算のやり方を順に説明していきましょう。まず、ＫφとＫｖは使用する部品によって、次のように決まります。
（１）Ｋφを求める
ＭＢ１５０１の内部チャージポンプ端子の出力電圧範囲は、電気的仕様書に記載されており、Ｈレベル出力VＯＨ＝２．４Ｖ、Ｌレベル出力ＶＯＬ＝０．４Ｖとなっていますが、電源電圧の条件がなぜかＶＣＣ＝３Ｖのときとなっています。ここでは、ＶＣＣ＝５Ｖで使いますから、Ｈレベル出力VＯＨ＝４．４Ｖ程になると仮定します。
従って、Ｋφ＝（４．４Ｖ−０．４Ｖ）／２／（２π）≒０．３２［V/rad］
（２）Ｋｖを求める
ＰＯＳ−５３５のとき、電気的仕様書より、
Ｖ−ＴＵＮＥの最大電圧Ｖmax＝１６．０Ｖで、ｆmax＝５５６．３ＭＨｚ
Ｖ−ＴＵＮＥの最小電圧Ｖｍｉｎ＝１．０Ｖで、ｆｍｉｎ＝２７８．９ＭＨｚ
です。よって
ＫＶ＝（５５６．３×１０６−２７８．９×１０６）／（１６．０−１．０）×２π≒１．１６×１０８［rad／V・s]
（３）ωnを求める
ＰＬＬの応答速度に関係します。ロックアップ時間は、通常ｔ＝１０ｍｓとします。
ωn・ｔ に対する出力応答は、細かい振動をしながら安定することを意味しています。どの時点を安定と見るかは、θo（ｔ）が１〜１．０５以内であれば差し支えないことが実験によって確かめられています。また、ζは通常０．３以上であればよいのですが、ζ＝０．７程度に選ぶことが多いのです。これらの条件より、図２（ｂ）のグラフからωn・ｔ＝４．５ぐらいになります。
よって、ωn＝４．５／ｔ＝４５０となります。
（４）Ｍ・Ｎを求める
ｆｏ＝［（Ｍ×Ｎ）＋Ａ］×ｆosc÷Ｒ （パルス・スワロー方式）
でしたので、式を変形すると、
Ｍ・Ｎ＝ｆｏ×Ｒ／ｆｏｓｃ−Ａ
ここで、前ページの計算例でも解説したように、ｆｏｓｃ＝１２．８ＭＨｚ，Ｒ＝１２８０とすると、
ＰＯＳ−５３５のとき、
ｆmax＝５５６．３ＭＨｚ，ｆｍｉｎ＝２７８．９ＭＨｚですから、
Ｍ・Ｎmin＝ｆｍｉｎ×Ｒ／ｆｏｓｃ−Ａ＝２７８．９×１２８０／１２．８−１１４＝２７７７６
Ｍ・Ｎmax＝ｆｍax×Ｒ／ｆｏｓｃ−Ａ＝５５６．３×１２８０／１２．８−７８＝５５５５２
よって、minとｍａｘで平均をとると、Ｍ・Ｎ＝４１６６４
（４）Ｃ，Ｒ１，Ｒ２を求める
式（１）より、
Ｒ１＝（０．３２×１．１６×１０８）／（４５０２×Ｃ）／４１６６４＝４．４×１０−３／Ｃ
Ｒ２＝２×０．７／４５０／Ｃ＝３．１×１０−３／Ｃ
ここで、Ｃ＝１μＦの電解コンデンサを使用すると決めれば、Ｒ１＝４．４ｋΩ，Ｒ２＝３．１ｋΩとなり、既製抵抗を用いると、
Ｒ１＝４．７ｋΩ
Ｒ２＝３．３ｋΩ
となります。
（設計１）ラグリードフィルタを使ったＰＬＬ設計
図３にラグリードフィルタを使ったＰＬＬ回路図を示します。基準発振器は高精度クリスタルモジュール（KTXO-18S京セラ製）を使用しています。このとき、基準発振器からの信号はＰＬＬの１ピン（ＯＳＣIN）端子に接続します。２ピンは開放です。３ピン（Ｖｐ）、４ピン（Ｖｃｃ）は、電源端子で通常＋５Ｖ電源に接続します。ピンの近くには、０．１μＦのパスコン（セラミックコンデンサ）をつけてください。
５ピン（Ｄｏ）は内部チャージポンプの出力端子で、ラグリードフィルタに接続します。６ピンはＧＮＤ端子です。
７ピン（ＬＤ）は、位相比較器の出力端子で、ＰＬＬが動作している（しっかりロックしている）ときには［Ｈ］レベルを出力します。この端子は動作確認程度にとどめ、通常はどこにも接続しません。
８ピン（ｆｉｎ）は、プリスケーラの入力端子です。ＶＣＯのOUTPUT端子と１０００ｐＦ程度のコンデンサを介して接続します。
９ピン（Ｃｌｏｃｋ）はクロック入力端子、１０ピン（Ｄａｔａ）はシリアルデータ入力端子です。それぞれ４７ｋΩ程度の抵抗でプルダウンしてください。また、１１ピン（ＬＥ）はロードイネーブル信号入力端子です。このピンはプルアップ抵抗が内蔵されていますので、この端子には抵抗をつける必要はありません。
１２ピン（ＦＣ）は、通常オープンにします。１３ピン（ｆｒ）、及び１４ピン（ｆｐ）は位相比較器の入力モニタ端子で、この端子は動作確認程度にとどめ、通常はどこにも接続しません。１５ピン（φＰ）、及び１６ピン（φＲ）は外付けチャージポンプ用位相比較器の出力端子となっています。５ピン（Ｄｏ）内部チャージポンプ出力端子を使用しますので、通常はこれらの端子はどこにも接続しません。
さて、ラグリードフィルタの回路定数ですが、前項で求めたＣ＝１μＦ、Ｒ１＝４．７ｋΩ、Ｒ２＝３．３ｋΩを接続します。ここで注意することは、図中（Ａ）〜（Ｂ）までの配線は、なるべく短く接続してください。この部分は、インピーダンスが高いため、配線が長いと外部からのノイズの影響を受けやすくなります。
 |
| 図３．ラグリードフィルタを使ったＰＬＬ設計例 |
図３中の（Ａ）点と（Ｂ）点での電圧波形をみると、ロック時には図４のようになっています。
図４（Ａ）はチャージポンプＤｏの出力電圧波形で、基準信号の周波数間隔（例えば１０ｋＨｚ間隔）で100ns程度のパルスが発生しています。アップ・ダウンしていない部分では、ラグリ−ドフィルタ回路のコンデンサの保持機能で一定に保たれています。（Ｂ）はラグリ−ドフィルタにより平滑化された出力が得られています。
（注）図では説明のためにパルス発生の間隔に対して、パルス幅を大きく書いています。実際にオシロスコープで１０ｋＨｚ間隔のレンジ（１０μｓ／DIV）にして観測した場合は、パルス幅は細くて見えません。
 |
| 図４．ロック時のループフィルタの各電圧波形 |
（設計２）ＳＰＥＣＴＲＵＭ秘伝のレベルシフト法を使ったＰＬＬ設計
図５にSPECTRUM秘伝のレベルシフト法を使ったＰＬＬ回路図を示します。ＯＰアンプ（ＯＰ２）でラグリードフィルタの信号と加算するという方式です。ラグリードフィルタの回路定数ですが、前項で求めたＣ＝１μＦ、Ｒ１＝４．７ｋΩ、Ｒ２＝３．３ｋΩを接続します。バッファアンプ（ＯＰ１）は入力リーク電流が小さいＦＥＴ入力のＯＰアンプであればＯＫです。リークが大きいとループフィルタの保持機能の働きが弱くなります。図中（Ａ）〜（Ｂ）までの配線はインピーダンスが高いため、なるべく短く接続しなければなりませんでしたが、バッファ回路を付けたことにより、出力（Ｃ）の部分は少しぐらい配線が長くても良くなります。
さて、MB1501の周辺回路ですが、１２ピン（ＦＣ）がＧＮＤに接続されていることに注目してください。これは、ラグリードフィルタの信号がＯＰ２の反転端子に入力されているため、見かけ上ＶＣＯの極性が反転します。したがって、位相比較器の出力もＦＣピンを［Ｌ］にして反転させる必要があります。
おゃ？っと思った読者の方がいると思います。なぜ、反転端子に入力しているのかと・・・？。後ほど詳しく解説しますが、単なるレベルシフトでなく、反転させてシフトさせることが秘伝のノウハウになっています。
ところで、（Ｄ）の部分がレベルを決定するところです。図の例ではＣＸＡ１３１５Ｐの８ピットＤ／Ａ変換器を使用し、ＰＩＣなどのマイコンにより、データ信号ＳＤＡと、クロック信号ＳＣＬで制御します。Ｒ３とＣ３は、Ｄ／Ａ変換器を通してディジタルノイズが混入するのを防ぐために入れてあります。Ｒ３＝１ｋΩの抵抗と、Ｃ３＝１μＦ程度のコンデンサでローパスフィルタを構成しています。特にグリッジが気になる場合に有効です。（部品点数を少なくしたければ省略可）
ＯＰ３は、Ｄ／Ａの出力電圧ＶＤＡを拡大（増幅）します。（Ｅ）点での最大電圧が約５Ｖまででしたら、ＶＣＯのＶ−ＴＵＮＥ端子電圧が約２０Ｖですので４倍増幅させます。ＯＰ２とＯＰ３は非反転増幅で２×（１＋ＲＢ／ＲＡ）倍になりますから、ＲＡ＝１０ｋΩ，ＲＢ＝１０ｋΩとなります。
（Ｈ）点に付いているダイオードＤ１，Ｄ２は、約２０Ｖのツェナーダイオードと、順方法電圧が小さいショットキバリアダイオードです。Ｒはダイオードに電流が流れた場合の保護抵抗です。
 |
| 図５．ＳＰＥＣＴＲＵＭ秘伝のレベルシフト法を使ったＰＬＬ回路 |
反転レベルシフト法の利点とは？
反転レベルシフト法の利点ですが、図６を見て読者の皆さんも考えてみてください。
ヒント：単なるレベルシフトでは、場合によって不具合が・・・。
 |
| 図６． 各ループフィルタによる出力電圧波形の比較 |
それでは前回の解答です。
まず、それぞれの方法の長所・短所から説明します。
（ａ）ラグリードフィルタ
長所：回路構成が簡単で、しかもループの収束性が早く安定しています。もし、ＶＣＯのチューニング電圧範囲がＰＬＬのチャージポンプ電圧までＯＫでしたら、この方法がベストです。
欠点：大抵のＶＣＯのチューニング電圧はチャージポンプ電圧以上が必要ですので、設定周波数範囲が広くできません。
（ｂ）アクティブフィルタ（一般的な方法）
長所：ＶＣＯのチューニング電圧最大までチャージポンプ電圧を拡大（増幅）できるため、周波数範囲を有効に設定できます。最も一般的な方法です。
欠点：チャージポンプ電圧を拡大（増幅）するため、パルスもそれに応じて大きくなり、平滑化が困難である。パルス成分が平滑化できないと、ＶＣＯの出力にパルス成分でＦＭ変調された発振器になってしまう。
（ｃ）レベルシフト法
長所：ループフィルタの構成は、ラグリードフィルタであるのでループの収束性が早く安定している。また、Ｄ／Ａ変換器の電圧をゲタにして履かせて、ＶＣＯのチューニング電圧最大まで上げることができるため、周波数範囲を有効に設定できます。
欠点：Ｄ／Ａ変換器の電圧にチャージポンプの電圧を加算していくため、電圧の上限値がはっきりしない。ＶＣＯのチューニング電圧を高く設定した場合には、ＶＣＯのチューニング電圧の耐圧をオーバーする不安がある。
（ｄ）反転レベルシフト法
長所：ループフィルタの構成は、ラグリードフィルタであるのでループの収束性が早く安定している。また、Ｄ／Ａ変換器の電圧をゲタにして履かせて、ＶＣＯのチューニング電圧最大まで上げることができるため、周波数範囲を有効に設定できる。さらに反転レベルシフト法の長所は、単にレベルシフトした方法よりも設定の確実性が高い。すなわち、設定でＤ／Ａ変換器の電圧の上限値が決定されたら、チャージポンプの電圧は反転されるため、電圧は減少する方向。したがって、既知のＤ／Ａ変換器の電圧以上にはならないため、ＶＣＯのチューニング電圧の耐圧をオーバーすることはないのです。それともう一つＳＰＥＣＴＲＵＭの秘伝がここにあります。これまで従来の方法では、設定不可能なＶＣＯの低い周波数帯があったのですが、反転レベルシフト法によりＶＣＯの持つ周波数帯を有効に引き出せたのです。
これが、ＳＰＥＣＴＲＵＭ の”秘伝” だ！
図７がそれです。ＶＣＯというのはチューニング電圧を可変して発振周波数を可変させるものです。一般的に発振器の構成は、ＬＣ発振回路です。その「Ｃの部分」は可変容量ダイオード（バリキャップ）です。外部から電圧を加えたときのバリキャップの容量変化を周波数変化として利用しています。バリキャップの容量変化は直線的ではありません。加える電圧の低い方の部分での変化が、電圧の高い方での変化よりも数倍大きい特性があります。
（注）ラグフィルタ、ラグリードフィルタ，アクティブフィルタによる一般のフィルタを、従来のループフィルタと表記しておきます。
 |
図７．ＶＣＯの周波数範囲を有効に引き出す
反転レベルシフト法の最大の利点 説明図（１）
|
さて、ＰＬＬのチャージポンプ電圧の最低値は、０．５Ｖ前後です。したがって、（ａ）のように従来のループフィルタを使うと、本来０Ｖまで使える部分が設定できません。いわばバリキャップの一番オイシイ部分が使えないのです。それに対して、（ｂ）の反転レベルシフト法では、ＰＬＬのチャージポンプ電圧を反転するため、この制限がありません。この効果は素晴らしいもので、チューニング電圧が、ほぼ０Ｖ付近まで使えますし、バリキャップの最もオイシイ部分がすべて有効に使えますから、ＶＣＯの可変幅が劇的に広がります。
図８の電圧波形で見ると、従来のループフィルタでは、チャージポンプ出力は最低０．5V程度までしか下げられません。無理に下げようとすると、０Ｖに近いパルスのダウン側の波形に歪みが生じてループの安定性が悪化してしまい、最悪の場合にはロックが外れてしまいます。一方、反転型レベルシフトでは、チャージポンプの電圧値と、ゲタの電圧値が同じならば、±０Ｖを簡単に出力することが出来ます。図８の例では、３Ｖとなっていますが、両者の電圧差が意味を持ちますので、２Ｖでも１Ｖでもかまいません。さらに有利な点は、祖調整をゲタ電圧で設定し、微調整をチャージポンプの電圧でコントロールできることです。チャージポンプの電圧範囲を最も安定な領域に設定できる！！という仕組みが隠された秘伝の設計ノウハウなのです。
 |
図８．ＶＣＯの周波数範囲を有効に引き出す
反転レベルシフト法の最大の利点 説明図（２） |
反転レベルシフト法の泣き所 (-_-;)
良いことがあれば、必ず短所があるものです。
（１）反転レベルシフト法のハード面ですが、ゲタの電圧を発生させるＤ／Ａ変換器があり、ゲタの電圧の増幅回路があり、加算回路があり、と回路が複雑なのが欠点です。
また、ソフト側でもＰＬＬの制御と、同時にゲタの電圧制御（Ｄ／Ａ変換）も行わなくてはなりません。
（２）周波数範囲いっぱいまでスイープしたり、周波数ステップ幅を大きくした場合は、注意が必要です。ＰＬＬの制御と、同時にゲタの電圧制御（Ｄ／Ａ変換）も行う必要があるため、高速な掃引は不向きなためです。周波数ステップ幅を大きくした場合は、いったんロックが外れる場合があります。発振器を高速にスイープさせる用途にされ使用しなければ、非常に安定に動作します。
（３）図５に見るように、ＶＣＯのチューニング端子にＤ１、Ｄ２のダイオードと保護抵抗が必要になること。！！。まず１つは、約２０Ｖのツェナーダイオードで、万一Ｄ／Ａ変換器で２０Ｖ以上が設定された場合のためです。２つ目は順方法電圧が小さいショットキバリアダイオードです。実は、反転レベルシフト法では、簡単にマイナスの電圧がかかる場合もあるのです。例えば、Ｄ／Ａ変換器が０Ｖに設定されたとき、チャージポンプの電圧が反転されて出てくるために負電圧になります。ＶＣＯ内のバリキャップが順方向になるため、過大な電流が流れてしまいますから、順方法電圧が小さいショットキバリアダイオードをつけて電流を回避させています。Ｒはダイオードに電流が流れた場合の保護抵抗です。
それからＯＰアンプを使っていますので、電源の立ち上げ時にも注意が必要です。ＯＰアンプは正負の電源をつないで正常に動作しますが、電源の立ち上げ順によっては、正電源が先に投入されるか、負電源が先に投入されるかで、ＯＰアンプの出力が不安定になります。このときにも、ＶＣＯにマイナスの電圧がかかったり、正電源の電圧近くまでかかる場合があります。
